CDNS — Cadence Design Systems
$293.32
Objetivo: $380.00 (+29.5%)
P/E Ratio
72.3
P/E Forward
31.2
Dividendo
—
Cap. Mercado
$81B
EPS
$4.06
Consenso
Compra
O que fazem
Cadence Design Systems é uma das duas empresas imprescindíveis para o design de qualquer semicondutor no planeta — o outro sendo Synopsys (SNPS). Juntas, elas formam o duopólio de EDA (Electronic Design Automation) que detém ~70-75% do mercado global de software de design de chips. Sem Cadence ou Synopsys, nenhuma empresa — nem Intel, nem NVIDIA, nem TSMC — consegue projetar um chip moderno.
Fundada em 1988 via fusão de SDA Systems e ECAD. HQ em San Jose, Califórnia. ~10.000 funcionários. CEO: Anirudh Devgan (assumiu 2021, indiano-americano, PhD em engenharia elétrica pela UT Austin).
O que a Cadence faz: fornece software e hardware (sistemas de verificação de silício) que permitem a engenheiros projetar circuitos integrados complexos — desde o layout físico de transistores até a simulação de comportamento eletrônico antes de fabricar.
Portfolio principal de produtos:
- Virtuoso: plataforma de design analógico/custom. Líder absoluto em circuitos analógicos (RF, power management, memória). Usado por qualquer empresa que projeta chips de processamento de sinal.
- Innovus: ferramenta de place-and-route digital. Posiciona e conecta os bilhões de transistores em chips digitais complexos (como os processadores da Apple).
- Genus: síntese de RTL (Register Transfer Level) — traduz linguagem de hardware (Verilog/VHDL) para netlist de portas lógicas.
- Tempus: análise de timing estático (STA) — verifica se o chip vai funcionar na frequência de clock desejada.
- Spectre: simulador de circuitos analógicos. O padrão de facto para verificação de blocos analógicos.
- Palladium/Protium: plataformas de hardware de emulação e prototyping — permitem verificar o design de chip antes da fabricação (pode custar US$ 5-20 mi por sistema).
O modelo de negócios: ~80% da receita é recorrente via licenças de software anuais e contratos de manutenção plurianuais. Clientes assinam "technology subscription licenses" que garantem acesso a todas as atualizações. A retenção é extremamente alta porque trocar de plataforma EDA durante um projeto de chip pode custar meses de re-treinamento e revalidação — custo de mudança astronômico.
AI Expansion: Cadence lançou Cerebrus (AI-powered EDA tool) e toda a suíte Cadence.AI — ferramentas que usam ML para otimizar automaticamente layouts de chip, reduzindo tempo de design de semanas para dias. Abre nova verticais: análise de sistemas (CFD, computational fluid dynamics), modelagem de sistema biológico (Cadence Biology).
Por que gostamos
CDNS a US$ 293,32 é comprar metade de um duopólio com barreiras à entrada matematicamente impossíveis de superar — no exato momento em que o AI design automation está criando uma nova camada de receita de alto valor:
- Duopólio com barreiras intransponíveis: Cadence e Synopsys têm ~70-75% do mercado EDA global. Para competir com elas, um entrante precisaria recriar décadas de IP de ferramentas EDA, modelos físicos de processos de fabricação (PDKs), bibliotecas de células-padrão, e re-treinar dezenas de milhares de engenheiros de chip que passaram anos aprendendo as ferramentas existentes. Nenhum investimento de capital resolve isso.
- O boom de AI cria crescimento incremental, não substituição: todo chip de AI (NVIDIA H100/B200, Google TPU, AMD MI300) precisa ser projetado com Cadence ou Synopsys. O boom de capex de semicondutores para IA é diretamente proporcional ao crescimento de receita de Cadence. Não há cenário onde AI avança e Cadence não cresce.
- Expansão para além de EDA puro: Cadence está expandindo para:
- System Design & Analysis (SDA): simulação multifísica — CFD (Fidelity CFD), EM (AWR). Mercado de US$ 5-7 bi fora do EDA.
- Biology: Cadence Orion — plataforma de design molecular (drug discovery). Parceria com Pfizer, AstraZeneca.
A lógica: "design" de moléculas biológicas tem os mesmos princípios matemáticos que design de chips. O IP de software é transferível.
- 80% de receita recorrente = visibilidade de crescimento de 3 anos: as licenças plurianuais permitem que analistas prevejam receita com precisão. A backlog de contratos garantida é de US$ 6,5-7 bi — mais de 1,5 anos de receita já comprometida.
- AI interna gerando leverage operacional: Cerebrus e as ferramentas AI internas reduzem tempo de ciclo de design de semanas para dias. Isso aumenta valor entregue ao cliente (mais designs por ano) sem aumento proporcional de cost of revenue.
- Geopolítica paradoxalmente favorável: as restrições de exportação dos EUA sobre chips de AI para China criaram demanda acelerada de empresas chinesas de chips para ferramentas EDA antes que restrições sobre EDA sejam impostas. Em 2024-2025, clientes chineses de Cadence aceleraram contratos. (Risco: ver riscos.)
- Parceria estratégica com TSMC, Samsung, Intel Foundry: Cadence tem acesso antecipado aos PDKs (process design kits) dos nodos avançados de fab (2nm, 1.4nm). Qualquer empresa que queira projetar chips para esses nodos usa as ferramentas Cadence que já estão certificadas para eles.
Risco Principal
Os riscos são específicos:
- Restrições de exportação EDA para China: BIS (Bureau of Industry and Security) está revisando se ferramentas EDA avançadas devem ser incluídas na lista de controle de exportação para China. Se Cadence for proibida de vender para clientes chineses de chips avançados, perde ~14-18% da receita. A incerteza regulatória é o maior risco macro do stock.
- P/L 72x trailing / 31x projetado — precificação de perfeição: comprar CDNS requer convicção de crescimento contínuo de 15-18% de EPS a/a por 5+ anos. Qualquer desaceleração macro (capex de semicondutores cortado por recessão) resulta em re-rating violento. Em 2022, CDNS caiu -40% na desaceleração de semicondutores.
- Synopsys adquiriu Ansys (US$ 35 bi, jan 2025): a aquisição Ansys dá ao Synopsys um portfólio de System Design & Analysis muito mais completo que o atual da Cadence (que está construindo organicamente). Se Synopsys integrar bem o Ansys, a competição na camada de "simulation" vai aumentar significativamente.
- Concentração em clientes de semiconductores: downcycle de semicondutores (como 2022-2023) reduz capex de design de novos chips = menos novos contratos de EDA = desaceleração de crescimento, mesmo que a base recorrente continue.
- Apple e NVIDIA internalizando ferramentas: grandes players como Apple e NVIDIA têm equipes de EDA interno que desenvolvem ferramentas proprietárias para complementar (não substituir) Cadence. Se essa internalização expandir, reduz o escopo de contratos.
- Disrupção por open-source EDA: OpenROAD, eFabless e iniciativas universitárias estão tentando criar alternativas de open-source para EDA de nodos maduros (180nm-28nm). Para chips avançados (<7nm), open-source ainda está muito atrás — mas o desenvolvimento continua.
Este é um conteúdo educacional e informativo, não assessoria financeira. Sempre consulte um assessor financeiro qualificado antes de tomar decisões de investimento.
Vectorial Data escolheu CDNS em 2026-04-14 a $293.32.
Research Completo
Cadence Design Systems (CDNS) — Research Completo
Precio: $293.32 | P/E: 72.25 | P/E Forward: 31.16 | Div Yield: 0% | Market Cap: $81B
¿Qué es Cadence?
Cadence Design Systems es la mitad del duopolio más importante de la tecnología moderna. Junto con Synopsys, Cadence provee el software sin el cual ningún chip moderno puede ser diseñado o fabricado. Cada procesador de Apple, GPU de NVIDIA, chip de Qualcomm y servidor de Intel fue diseñado usando herramientas de Cadence o Synopsys. No hay alternativa real — es un duopolio con switching costs de décadas.
Segmentos de Negocio
| Segmento | Descripción | Productos Clave |
|---|---|---|
| Core EDA | Software para diseño, simulación e implementación de chips | Virtuoso, Innovus, Genus, Tempus, Voltus, Spectre |
| System Design & Analysis | Diseño de PCBs, simulación multifísica | Allegro X, Sigrity X, Clarity 3D, Celsius, Fidelity |
| Verification Hardware | Hardware para emulación y prototipos de chips | Palladium (emulación), Protium (prototyping) |
| Life Sciences | Modelado de proteínas, biosimulación | OpenEye Scientific |
| AI/ML | Diseño de chips asistido por inteligencia artificial | Cerebrus (con NVIDIA) |
Productos Clave Explicados
| Producto | Qué hace | Por qué importa |
|---|---|---|
| Virtuoso | Diseño de chips analógicos y mixed-signal | Estándar de la industria — usado por décadas |
| Innovus | Place & route (colocar transistores en el chip) | Sin esto, no hay chip físico |
| Genus | Síntesis lógica | Traduce diseño a circuito real |
| Tempus | Timing signoff | Verifica que el chip funcione a la velocidad correcta |
| Spectre | Simulación de circuitos | Predice comportamiento antes de fabricar |
| Allegro X | Diseño de PCBs | La placa donde van los chips |
| Palladium | Emulación de hardware | Prueba chips virtualmente antes de fabricarlos |
| Cerebrus | AI para optimizar diseño de chips | Partnership con NVIDIA |
Números Clave
| Métrica | Valor |
|---|---|
| Precio | $293.32 |
| P/E Trailing | 72.25x |
| P/E Forward | 31.16x |
| Dividend Yield | 0% (reinvierte todo) |
| Market Cap | $81B |
| Revenue TTM | ~$4.6B |
| EPS | $4.06 |
| 52-Week High | $376.45 |
| 52-Week Low | $247.70 |
| Revenue recurrente | ~80% |
| Empleados | 10,000+ en 30+ países |
Ventajas Competitivas (Moat)
- Duopolio con switching costs de décadas: Los ingenieros de chip se entrenan en Cadence o Synopsys. Cambiar requiere reentrenar equipos enteros y rediseñar flujos de trabajo — nadie lo hace
- ~80% revenue recurrente: Licencias y mantenimiento crean un revenue predecible y sticky
- Diseño de chips se vuelve más complejo cada año: Más transistores = más simulaciones = más licencias = más revenue
- Expansión de TAM: De EDA puro (~$15B) a system analysis + life sciences (~$30B+ addressable)
- Partnership con NVIDIA: Cerebrus + NVIDIA para diseño de chips con AI agéntica — posición única
- Barrera de entrada imposible: Nadie puede construir un competidor de EDA desde cero — tomaría 20+ años y miles de millones
Por Qué el AI Boom Beneficia a Cadence
La mayoría piensa que el AI boom beneficia a NVIDIA, AMD y las cloud companies. Pero hay un nivel más profundo: alguien tiene que DISEÑAR esos chips. Y ese alguien usa Cadence.
- Los chips de AI son los más complejos jamás creados (GPUs, TPUs, custom ASICs)
- Más complejidad = más tiempo de simulación = más licencias de EDA
- Las empresas están diseñando chips custom para AI (Apple, Google, Amazon, Tesla, Meta) — cada uno necesita Cadence
- Cadence cobra por uso/licencia — más chips diseñados = más revenue
Riesgos Principales
- Valuación priced-for-perfection: P/E trailing de 72x y forward de 31x — cualquier tropiezo causa desplome
- Synopsys + Ansys merger: Crea competidor silicon-to-systems que amenaza expansión en simulación multifísica
- China 11-18% de revenue: Expuesto a restricciones de exportación EE.UU.-China en tecnología de semiconductores
- Sin dividendo: Retorno 100% dependiente de apreciación del precio
- Ciclo de semiconductores: Una recesión en capex de chips reduce demanda de EDA
Consenso de Analistas
- Rating: Buy (22 Buy, 4 Hold, 0 Sell de 31 analistas)
- Price target mediano: ~$380
- Rango targets: $275 - $410
- Upside implícito: ~29.5%
Conclusión
Cadence es el "pico y pala" del boom de semiconductores y AI. No importa quién gane la carrera de chips — Apple, NVIDIA, AMD, Google, Amazon — todos usan Cadence para diseñarlos. Es un duopolio con switching costs de décadas, ~80% revenue recurrente, y un TAM que se duplica con la expansión a simulación multifísica y life sciences. La valuación es cara (72x earnings), pero cuando una empresa tiene un monopolio compartido sobre la herramienta que diseña TODO el hardware del mundo, el premium está justificado. No paga dividendo — la tesis es pura apreciación de precio respaldada por un moat imposible de replicar.
Research fecha: 14 Abr 2026 | Próxima revisión: Oct 2026
Esto no es asesoría financiera.
Isso não é assessoria financeira. Consulte um assessor financeiro certificado.
O autor pode manter posições nos títulos discutidos.
O desempenho passado não garante resultados futuros.